计算机组成原理

本文最后更新于:2022年10月24日 晚上

前言

此文章中的全部内容均为Xmind思维导图导出的MD格式文件,阅读效果必定不如直接读思维导图

下载链接:

计算机组成原理.pdf

计算机组成原理.xmind

PS:这是思维导图,不是知识点详解

计算机系统概述

计算机系统简介

  • 软件

    • 系统软件
    • 应用软件
  • 硬件

计算机的发展历程

  • 第一代计算机

    • 电子管
  • 第二代计算机

    • 晶体管
  • 第三代计算机

    • 中小规模集成电路
  • 第四代计算机

    • 超大规模集成电路

计算机的层次结构

  • 五层结构

计算机系统分类与发展方向

  • 分类

    • 电子模拟计算机

    • 电子数字计算机

      • 通用机
      • 专用机
    • 指令流数据流分类

  • 发展方向

    • 复杂化
    • 精简化

计算机的硬件组成

  • 冯诺依曼计算机

    • 六大特点
  • 现代计算机的组织结构

    • 以存储器为核心
  • 计算机的功能部件

    • 运算器
    • 控制器
    • 存储器
    • 输入/输出设备

计算机的性能指标

  • 容量
  • 速度

数据的表示和运算

数制与编码

  • 进位计数法

    • 一进制
    • 十进制
    • 二进制
    • 其它
  • 相互转换

    • 十进制与其他进制

      • 按权展开想加
      • 除基取余&乘基取整
    • 二进制与二的指数进制

      • 分组转换
  • BCD码

    • 8421码

      • 加6修正
    • 余三码

    • 2421码

  • 字符与字符串

    • ASCII码
    • 字符串大端小端模式
    • 汉字编码
  • 校验码

    • 校验原理
    • 奇偶校验码
    • 汉明校验码
    • 循环冗余码

定点数的表示与运算

  • 定点数的表示

    • 无符号数

    • 真值与机器数

    • 有符号数

      • 原码
      • 反码
      • 补码
      • 移码
  • 定点数的运算

    • 移位运算
    • 加减运算
    • 溢出判断
    • 乘除运算
    • 强制类型转换

浮点数的表示与运算

  • 浮点数的表示

    • 基本标识
    • IEEE754标准
  • 浮点数的运算

算术逻辑单元ALU

  • ALU

    • 功能
    • 基本结构
  • 加法器

    • 一位全加器
    • 串行加法器
    • 并行加法器

存储系统

存储器概述

  • 分类

    • 作用(层次)

      • cache、主存、辅存
    • 存储介质

      • 磁芯、磁表面、半导体、光
    • 存取方式

      • 随机存取

        • RAM、ROM
      • 串行访问

        • 顺序存取:磁带
        • 直接存取:磁盘
  • 性能指标

    • 存储容量

      • 存储字数×字长
    • 单位成本

      • 每位价格=总成本/总容量
    • 存储速度

      • 数据传输率(主存带宽)=数据宽度/存储周期

存储器的层次化结构

  • Cache—主存层次:硬件实现,解决CPU速度与主存不匹配问题
  • 主存—辅存层次:硬件+操作系统实现,解决容量问题,逐渐形成虚拟存储

半导体随机存储器

  • 基本结构

  • SRAM和DRAM

    • SRAM工作原理
    • DRAM工作原理
    • DRAM的刷新
    • RAM的读写周期
  • ROM

    • ROM的特点
    • ROM的类型

主存与CPU的链接

  • 链接原理

  • 主存容量的扩展

    • 位扩展法
    • 字扩展法
    • 字位同时扩展法
  • 存储芯片的地址分配和片选

    • 线选法
    • 译码片选法
  • 存储器与CPU的链接

    • 合理选择存储芯片
    • 地址线的链接
    • 数据线的连接
    • 读/写命令线的链接
    • 片选线的链接

双端口RAM和多模块存储器

  • 双端口RAM

  • 多模块存储器

    • 单体多字存储器
    • 多体并行存储器

高速缓冲存储器

  • 地址映射方式

    • 全相联:主存字块标记|字块内地址
    • 直接映射:主存字块标记|Cache字块地址|字块内地址
    • 组相联:主存字块标记|组地址|字内块地址
    • 标记项:有效位、标记位(主存字块标记)
  • 替换算法

    • 随机算法(RAND)
    • 先进先出算法(FIFO)
    • 近期最少使用算法(LRU)
    • 最不经常使用算法(LFU)
  • 写策略

    • 命中

      • 全写法
      • 写回法
    • 不命中

      • 写分配法
      • 非写分配法

虚拟存储器

  • 基本概念

  • 页式虚拟存储器

    • 页表
    • 快表
    • 具有TLB和Cache的多级存储系统
  • 段式虚拟存储器

  • 段页式虚拟存储器

  • 虚拟存储器与Cache的比较

输入/输出系统

I/O系统基本概念

  • 输入/输出系统

    • 几个基本概念

      • 外部接口
      • 接口
      • 输入设备
      • 输出设备
      • 外存设备
    • I/O软件

    • I/O硬件

  • I/O控制方式

    • 程序查询
    • DMA
    • 通道

外部设备

  • 输入设备
  • 输出设备
  • 外存储器

I/O接口

  • I/O接口的功能
  • 基本结构
  • I/O接口的类型
  • I/O端口及其编址

I/O方式

  • 程序查询方式
  • 程序中断方式
  • DNA方式

总线

总线概述

  • 定义

    • 一组能为多个部件同事共享的公共信息传送线路
  • 特性

    • 机械特性
    • 电气特性
    • 功能特性
    • 时间特性
  • 分类

    • 按数据传输格式

      • 串行
      • 并行
    • 按功能

      • 片内总线

      • 系统总线

        • 数据总线
        • 地址总线
        • 控制总线
      • 通信总线

    • 按时序控制方式

      • 同步
      • 异步
  • 总线结构

    • 单总线结构

      • 系统总线
    • 双总线结构

      • 主存总线
      • I/O总线
    • 三结构总线

      • 主存总线
      • I/O总线
      • DMA总线

总线仲裁

  • 集中仲裁方式

    • 链式查询方式
    • 计数器定时查询方式
    • 独立请求方式
  • 分布仲裁方式

总线操作和定时

  • 总线传输的四个阶段

    • 申请分配阶段
    • 寻址阶段
    • 传输阶段
    • 结束阶段
  • 定时同步方式

  • 异步定时方式

总线标准

  • 系统总线

    • ISA、EISA
  • 局部总线

    • VESA、PCI、PCI-E、AGP、
  • 设备总线

    • RS-232C、USB、PCMCIA、IDE、SCSI、SATA

指令系统

指令格式

  • 定长指令字格式与变长指令字格式

  • 操作码

    • 定长操作码与变长操作码

    • 操作类型

      • 数据传送
      • 算术逻辑运算
      • 移位操作
      • 转移
      • 输入输出
  • 地址码

    • 零地址、一地址、二地址、三地址
    • 定长指令字结构与变长指令字结构

数据存放方式

  • 编址与寻址
  • 大端与小端
  • 边界对齐

指令寻址方式

  • 指令寻址

    • 顺序寻址
    • 跳跃寻址
  • 数据寻址

    • 隐含寻址、立即寻址
    • 直接寻址、间接寻址
    • 寄存器寻址、寄存器间接寻址
    • 偏移寻址:基址寻址、变址寻址、相对寻址
    • 堆栈寻址

CISC和RISC

中央处理器

CPU的功能和基本结构

  • CPU的功能

    • 指令控制、操作控制、时间控制、数据加工、中断处理
  • 运算器的功能

    • 对数据进行加工
  • 控制器的功能

    • 取指令、分析指令、执行指令
  • 多通路管理

    • 多路选择器MUX与三态门
  • 运算器的基本结构

    • 算术逻辑单元ALU
    • 暂存寄存器
    • 通用寄存器组
    • 累加寄存器ACC
    • 程序状态寄存器PSW
    • 移位器、计数器
  • 控制器的基本结构

    • 程序计数器PC
    • 指令寄存器IR
    • 指令译码器、时序系统、微操作信号发生器
    • 存储器地址寄存器MAR
    • 存储器数据寄存器MDR
  • 数据通路的基本结构

    • 专用通路
    • 内部总线
  • 寄存器透明度

    • 不透明

      • 通用寄存器组、程序状态寄存器PSW、程序计数器PC
    • 透明

      • MAR、MDR、IR、暂存寄存器

指令执行过程

  • 指令周期

    • 机器周期/CPU周期—CPU时钟周期/节拍
    • 取指周期、间址周期、执行周期、中断周期
    • 标志触发器FE、IND、EX、INT
  • 数据流

    • 取指周期

      • 根据PC中的内容取出指令并存放在IR中
    • 间址周期

      • 根据IR中的指令地址码取操作数有效地址
    • 执行周期

      • 根据指令字的操作码对操作数进行相应的操作
    • 中断周期

      • 保存断点、送中断向量、处理中断请求
  • 执行方案

    • 单指令周期
    • 多指令周期
    • 流水线方案
  • 不同阶段访存目的

数据通路的功能和基本结构

  • CPU内部总线

    • 单总线
    • 多总线
  • 专用通路总线

控制器的功能和工作原理

指令流水线

  • 基本概念

    • 指令执行周期划分为不同阶段,占用不同的资源,就能同时使多条指令同时执行

    • 表示方法

      • 指令流程图:用于分析影响流水线的因素
      • 时空图:主要用于分析流水线的性能
  • 分类

    • 按使用级别:部件功能级、处理机级、处理机间
    • 按完成功能:单功能、多功能
    • 按连接方式:动态、静态
    • 按有无反馈信号:线性、非线性
  • 性能指标

    • 吞吐率TP
    • 加速比S
    • 效率E
  • 影响因素

    • 结构相关
    • 数据相关
    • 控制相关
  • 多发技术

    • 超标量流水线技术
    • 超流水线技术
    • 超长指令字技术

计算机组成原理
http://example.com/2022/08/20/Principles-of-computer-composition/
作者
Haruko
发布于
2022年8月20日
更新于
2022年10月24日
许可协议